台积电计划推出 1000W 级 40 倍性能多芯片封装
为了满足急速增长的性能需求，台积电正在增强其封装能力，以支持用于高性能计算和AI应用的更大尺寸芯片组件。台积电公布了其全新的3DFabric路线图，旨在将中介层尺寸扩展到远超当前极限的水平，其计划在明年或稍晚推出下一代 CoWoS-L 封装技术，该技术将支持面积高达 4,719 mm² 的中介层，大约是标准光罩面积的 5.5 倍，最多可容纳 12 个高带宽内存堆栈，基板尺寸达到 100mm ×100 mm。虽然该解决方案可能足以满足英伟达配备 12 个 HBM4 堆栈的 Rubin GPU 的需求，但提供更强大计算能力的处理器将需要更多的硅片。台积电正在开发一个变体，将能够构建 9.5 个标线大小(7,885 mm²)的多芯片组件，基于 120 mm×150 mm 基板，略大于 CD 盒的尺寸。
—— Tom's Hardware
为了满足急速增长的性能需求，台积电正在增强其封装能力，以支持用于高性能计算和AI应用的更大尺寸芯片组件。台积电公布了其全新的3DFabric路线图，旨在将中介层尺寸扩展到远超当前极限的水平，其计划在明年或稍晚推出下一代 CoWoS-L 封装技术，该技术将支持面积高达 4,719 mm² 的中介层，大约是标准光罩面积的 5.5 倍，最多可容纳 12 个高带宽内存堆栈，基板尺寸达到 100mm ×100 mm。虽然该解决方案可能足以满足英伟达配备 12 个 HBM4 堆栈的 Rubin GPU 的需求，但提供更强大计算能力的处理器将需要更多的硅片。台积电正在开发一个变体，将能够构建 9.5 个标线大小(7,885 mm²)的多芯片组件，基于 120 mm×150 mm 基板，略大于 CD 盒的尺寸。
—— Tom's Hardware
